Fig. 2.16 a shows an example of bit-pair recoding of the multiplier and Fig. 2.17 shop table of the multiplicand selection decisions for all possibilities.
चित्र 2.16 a गुणक की बिट-जोड़ी रीकोडिंग का एक उदाहरण दिखाता है और सभी संभावनाओं के लिए गुणक चयन निर्णयों की चित्र 2.17 दुकान तालिका दिखाता है।

2.6.2 Carry-Save Addition of Summands
2.6.2 सारांशों का कैरी-सेव एडिशन

• A technique called carry-save addition (CSA) can be used to speed up the process
  प्रक्रिया को तेज करने के लिए कैरी-सेव एडिशन (सीएसए) नामक तकनीक का उपयोग किया जा सकता है
• Consider the array for $4\times 4$$4\times 4$4xx44 \times 4 multiplication shown in Fig. 2.18 to 2.19.
  आकृति 2.18 से 2.19 में दर्शाए गए गुणन के लिए $4\times 4$$4\times 4$4xx44 \times 4 सरणी पर विचार कीजिए।
• First row consisting of just the AND gates that implement the bit products $m_{3}q0$$m_{3}q0$m_(3)q0m_{3} q 0, ${\mathrm{m}}_1{\mathrm{q}}_0$${\mathrm{m}}_1{\mathrm{q}}_0$m_(1)q_(0)\mathrm{m}_{1} \mathrm{q}_{0} and ${\mathrm{m}}_0{\mathrm{q}}_0$${\mathrm{m}}_0{\mathrm{q}}_0$m_(0)q_(0)\mathrm{m}_{0} \mathrm{q}_{0}.
  पहली पंक्ति में केवल AND गेट्स शामिल हैं जो बिट उत्पादों $m_{3}q0$$m_{3}q0$m_(3)q0m_{3} q 0 को लागू करते हैं, ${\mathrm{m}}_1{\mathrm{q}}_0$${\mathrm{m}}_1{\mathrm{q}}_0$m_(1)q_(0)\mathrm{m}_{1} \mathrm{q}_{0} और ${\mathrm{m}}_0{\mathrm{q}}_0$${\mathrm{m}}_0{\mathrm{q}}_0$m_(0)q_(0)\mathrm{m}_{0} \mathrm{q}_{0} .
• The delay through the carry-save array is somewhat less than delay through the carry array.
  कैरी-सेव सरणी के माध्यम से देरी कैरी सरणी के माध्यम से देरी से कुछ कम है।
• This is because the $S$$S$SS and $C$$C$CC, vector outputs from each row are produced in para one full-adder delay.
  ऐसा इसलिए है क्योंकि प्रत्येक पंक्ति से $S$$S$SS और $C$$C$CC , वेक्टर आउटपुट पैरा एक पूर्ण-योजक देरी में उत्पन्न होते हैं।
  

  

Fig. 2.18(a) Ripple-carry Array
चित्र 2.18(a) तरंग-वाहक सरणी

Fig. 2.18(b) Carry-save Array
चित्र 2.18(b) कैरी-सेव ऐरे

Carry-save Addition as shown in Fig. 2.20
कैरी-सेव एडिशन जैसा कि चित्र 2.20 में दिखाया गया है।

• CSA speeds up the addition process.
  सीएसए अतिरिक्त प्रक्रिया को गति देता है।
• Group the summands in threes and perform carry-save addition on each of the groups in parallel to generate a set of $S$$S$SS and $C$$C$CC vectors in one full-adder delay.
  तीन में summands समूहित और एक पूर्ण योजक देरी में $C$$C$CC और वैक्टर का एक सेट उत्पन्न करने के $S$$S$SS लिए समानांतर में समूहों में से प्रत्येक पर कैरी-सेव जोड़ प्रदर्शन.
• First row consisting of just the AND gates that implement the bit products $m_3{q}_0,m_2$$m_3{q}_0,m_2$m_(3)q_(0),m_(2)m_{3} q_{0}, m_{2} ${\mathrm{m}}_1{\mathrm{q}}_0$${\mathrm{m}}_1{\mathrm{q}}_0$m_(1)q_(0)\mathrm{m}_{1} \mathrm{q}_{0} and ${\mathrm{m}}_0{\mathrm{q}}_0$${\mathrm{m}}_0{\mathrm{q}}_0$m_(0)q_(0)\mathrm{m}_{0} \mathrm{q}_{0}.
  पहली पंक्ति में केवल AND गेट्स शामिल हैं जो बिट उत्पादों $m_3{q}_0,m_2$$m_3{q}_0,m_2$m_(3)q_(0),m_(2)m_{3} q_{0}, m_{2} ${\mathrm{m}}_1{\mathrm{q}}_0$${\mathrm{m}}_1{\mathrm{q}}_0$m_(1)q_(0)\mathrm{m}_{1} \mathrm{q}_{0} को लागू करते हैं और ${\mathrm{m}}_0{\mathrm{q}}_0$${\mathrm{m}}_0{\mathrm{q}}_0$m_(0)q_(0)\mathrm{m}_{0} \mathrm{q}_{0} .
• The delay through the carry-save array is somewhat less than delay through the rippl carry array. This is because the $S$$S$SS and $C$$C$CC vector outputs from each row are produced parallel in one full-adder delay.
  कैरी-सेव सरणी के माध्यम से देरी रिपल कैरी सरणी के माध्यम से देरी से कुछ कम है। ऐसा इसलिए है क्योंकि $S$$S$SS प्रत्येक पंक्ति से $C$$C$CC और वेक्टर आउटपुट एक पूर्ण-योजक देरी में समानांतर उत्पन्न होते हैं।
• Consider the addition of many summands in Fig. 2.20.
  चित्र 2.20 में कई योगों के योग पर विचार करें।
• Group all of the $S$$S$SS and $C$$C$CC vectors into threes, and perform carry-save addition on them.
  सभी $S$$S$SS और $C$$C$CC वैक्टर को तीन में समूहित करें, और उन पर कैरी-सेव जोड़ करें।
• Generating a further set of $S$$S$SS and $C$$C$CC vectors in one more full-adder delay.
  एक और पूर्ण-योजक देरी में $S$$S$SS और $C$$C$CC वैक्टर का एक और सेट उत्पन्न करना।
• Continue with this process until there are only two vectors remaining.
  इस प्रक्रिया को तब तक जारी रखें जब तक कि केवल दो वैक्टर शेष न हों।
• They can be added in a RCA or CLA to produce the desired product.
  वांछित उत्पाद का उत्पादन करने के लिए उन्हें आरसीए या सीएलए में जोड़ा जा सकता है।
• When the number of summands is large, the time saved is proportionally much greate
  जब सम्मन की संख्या बड़ी होती है, तो बचाया गया समय आनुपातिक रूप से बहुत अधिक होता है